- Recursion
- structural modeling
- normal mode
- ATMEGA128A
- LED
- interface
- Shift Register
- Method
- gpio
- ctc mode
- ring counter
- Linked List
- D Flip Flop
- java
- interrupt
- Pspice
- dataflow modeling
- MUX
- half adder
- Set
- atmega 128
- structure
- atmega 128a
- Comparator
- full adder
- verilog
- Algorithm
- behavioral modeling
- fast pwm mode
- siso shift register
목록Comparator (3)
거북이처럼 천천히
![](http://i1.daumcdn.net/thumb/C150x150/?fname=https://blog.kakaocdn.net/dn/ptMQo/btsIhPIATFE/kty9i58P7nBCtDDCUFtHC1/img.png)
1. Module with parametes (N bit comparator)// Module with parametermodule Module_with_parameters #(parameter N=8)( input [N-1:0] a, b, output equal, greater, less); assign equal = (a == b)? 1 : 0; assign greater = (a > b)? 1 :0; assign less = (a 2. 4 bit Comparator by using module with parameter// Module with parametermodule Module_with_parameters #(parameter N=8)( input ..
![](http://i1.daumcdn.net/thumb/C150x150/?fname=https://blog.kakaocdn.net/dn/bqIyE4/btsH0BwZng5/B3L3eG1Mva1CwYFVbNBNBK/img.png)
1. Parameter를 갖는 Module 설계- Q) 왜 Parameter를 갖는 Module를 설계하는가?모듈의 재사용성 및 범용성Parameter를 변경함으로써 다양한 디자인 요구에 쉽게 대응하기 위해서시뮬레이션와 테스트의 편의성을 위해서성능 최적화- 예시를 통해 Verilog에서 Module를 정의할 때, 어떻게 Parameter를 갖는 Module를 정의할 수 있는지를 살펴보자. 2. Parameter를 갖는 8bit comparator- 이번에는 입력 변수의 크기를 parameter로 정의한 comparator에 대해서 설계한다. module Comparator_by_using_parameter #(parameter N = 8) ( input [N-1:0] a, b, ..
![](http://i1.daumcdn.net/thumb/C150x150/?fname=https://blog.kakaocdn.net/dn/lhP3w/btsH1nxVFWa/19eLxZxyc7A5dCiEaZLag1/img.png)
1. 1bit Comparator1bit 비교기는 1bit 데이터 2개를 입력받아 두 값을 비교하여 1) A > B인지 2) A == B인지 3) A 1bit 비교기의 Truth table 과 논리 회로는 다음과 같다. 2. 1bit Comparator ( Behavior modeling )module comparator_1bit_behavior_modeling( input a, b, output reg equal, greater, less ); always @(*) begin case({a, b}) 2'b00 : begin equal = 1; greater = 0; less = 0; end ..