- behavioral modeling
- atmega 128a
- java
- Algorithm
- LED
- Shift Register
- gpio
- Pspice
- interrupt
- structure
- full adder
- structural modeling
- half adder
- dataflow modeling
- Comparator
- fast pwm mode
- Recursion
- interface
- MUX
- verilog
- siso shift register
- Method
- normal mode
- ctc mode
- Linked List
- atmega 128
- ring counter
- ATMEGA128A
- Set
- D Flip Flop
목록MUX (3)
거북이처럼 천천히
![](http://i1.daumcdn.net/thumb/C150x150/?fname=https://blog.kakaocdn.net/dn/K3KcZ/btsIkkCkUyA/yceBWDfxgeJtJJP7Mv50H0/img.png)
1. MUX (MultipleXer)MUX는 여러 개의 입력선들 중 선택선에 의해 선택된 입력선으로 들어오는 데이터를 출력으로 내보내는 조합 논리 회로이다.MUX는 2^n개의 입력선과 n개의 선택선으로 부터 입력 값을 받고, 1개 출력선으로 출력을 내보낸다.MUX는 다음과 같은 과정을 통해 동작한다.1) n 개의 선택선을 통해 2^n 개의 입력선 중 하나의 입력선을 선택2) 선택 받은 입력선과 출력선을 연결3) 한 번에 동시에 2^n 개의 입력선을 통해 여러 데이터가 MUX로 들어오지만, 실제로 출력으로 나가는 데이터는 선택선에게 선택 받은 입력선으로 들어오는 데이터만 출력으로 내보낸다. 2. DEMUX (DEMultipleXer)DEMUX는 MUX와 반대로 여러 개의 출력선들 중에서 선택선에 의해 ..
![](http://i1.daumcdn.net/thumb/C150x150/?fname=https://blog.kakaocdn.net/dn/bnRvxq/btsIcWNTHrm/8alo5XaoS7zKOC6FixWKdk/img.png)
1. FPGA에서는 Gate 관점이 아닌 MUX 관점에서 회로를 설계한다.FPGA 내부에는 D Flip-Flop와 LUT (Look Up Table)를 기본 구성 요소로 갖고 있다.LUT는 임의의 Gate의 Truth Table를 보고, Truth Table에 맞게 설계 및 프로그래밍할 수 있다.LUT는 MUX 구조로 구현된다. ⭐ ⭐ ⭐ ⭐ ⭐ Q) Gate 기반으로 회로 설계와 비교 했을 때, MUX 기반으로 회로 설계의 장점은 무엇인가?유연성 : Truth Table만 있다면 MUX를 통해 다양한 게이트 및 논리 함수를 구현할 수 있다.즉, 하드웨어 수정 없이 프로그래밍을 통한 기능 변경이 가능하다.아래는 간단하게 AND, OR gate를 MUX를 통해 구현한 경우이다. 아래 사진을 통해 알 ..
![](http://i1.daumcdn.net/thumb/C150x150/?fname=https://blog.kakaocdn.net/dn/elqwKC/btsIbJ113gp/U9crRm7hvkgKA1BJIsZyq1/img.png)
1. 멀티플렉서 (MUX, Multiplxer or Selector)MUX는 2^n 개 입력 단자를 통해 동시에 여러 입력값이 들어오면 n개의 Selector를 통해 2^n개의 입력 단자 중 하나를 선택하여 출력으로 내보내는 논리 회로즉, 동시에 2^n개 입력 데이터가 들어오더라도 n개의 선택선에 의해 선택된 입력 단자만이 출력으로 전달된다.Q) MUX와 Encoder의 차이점은 무엇인가?- Encoder에서 1) 2개 이상의 입력 단자에서 True일 수 없었으며, 2) 선택선이 없었고, 3) 진리표에 의해 정해진 입력이 들어오면 정해진 출력이 출력되었다.- MUX에서는 1) 동시에 여러 입력이 들어올 수 있어 2개 이상의 입력 단자에서 True일 수 있으며, 2) 선택선에 의해 여러 개의 입력 단자 중..