일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | ||||
4 | 5 | 6 | 7 | 8 | 9 | 10 |
11 | 12 | 13 | 14 | 15 | 16 | 17 |
18 | 19 | 20 | 21 | 22 | 23 | 24 |
25 | 26 | 27 | 28 | 29 | 30 | 31 |
- ring counter
- Pspice
- BASYS3
- FND
- D Flip Flop
- java
- soc 설계
- vivado
- Linked List
- LED
- DHT11
- structural modeling
- behavioral modeling
- Algorithm
- prescaling
- ATMEGA128A
- uart 통신
- verilog
- test bench
- half adder
- dataflow modeling
- i2c 통신
- gpio
- KEYPAD
- Edge Detector
- hc-sr04
- pwm
- Recursion
- stop watch
- atmega 128a
- Today
- Total
목록논리 회로 (27)
거북이처럼 천천히

1. 카르노 맵부울 대수를 이용한 논리식 간소화 방법은 체계적이지 않고, 적용하기 어려운 경우가 많다.이러한 이유로 카르노 맵(Karnaugh Map)을 활용하여 논리식 간소화를 한다.카르노 맵을 통한 논리식을 간소화하는 과정은 다음과 같다.1) 논리식의 각항을 카르노 맵에 1로 표시한다.2) 1이 표시된 칸을 직사각형 또는 정사각형으로 묶는다. (단, 2의 n 제곱 갯수의 원소를 묶는다.)3) 묶인 부분에서 논리 레벨이 변하는 변수를 삭제한다.4) 남겨진 변수에 따른 논리식을 'OR'하여 간소화된 논리식을 만든다. 2. 2 변수 카르노 맵목표) 위 논리식을 간소화하자.먼저 논리식의 각 항에 해당되는 칸에 1을 표시한다.이어서 1이 표시된 칸을 사각형으로 묶는다.논리 레벨이 변하는 변수 (A)를..

1. 부울 대수와 부울 정리를 적용하여 간소화 진리표와 동일하게 출력값, Y가 나타냄을 확인할 수 있으며, 이를 통해 간소화가 잘 되었음을 확인할 수 있다. 2. 드 모르강의 정리드 모르강의 정리를 이용하면 AND와 OR로 표현된 논리식을 NOR와 NAND의 논리식으로 바꿀 수 있다.제 1정리 : 각 변수를 부정한 것의 OR는 NAND와 같다.제 2정리 : 각 변수를 부정한 것의 AND는 NOR와 같다. 2.1. PSpice를 통한 드 모르강의 정리 증명진리표와 부울 대수와 부울 정리를 적용하여 간소화하였던 논리식에 대해서 드 모르강의 정리를 적용하면 다음과 같이 표현할 수 있다.이를 게이트 회로로 구성한다면 다음과 같다. 드 모르강의 정리를 통해 변화된 게이트 또한 동일한 시뮬레이션..

1. High와 Low 레벨의 전압 기준디지털 신호에서 High 레벨은 3.3V or 5.0V, Low 레벨은 0V로 정의된다. 그러나, 정확한 전압값으로 High 레벨과 Low 레벨을 인식한다면 논리 회로에서 정확한 동작하기 힘들다.→ 신호가 전달되는 과정에서 노이즈 및 손실이 발생하기 때문에 전압의 변화가 발생한다.따라서 어느 정도 전압 값의 범위를 정의하여 "해당 영역에 전압 값을 갖는다면 High 레벨로 인식하겠다.", "해당 영역에 전압 값을 갖는다면 Low 레벨로 인식하겠다." 형식으로 동작하도록 설계하는 것이다.High 레벨과 Low 레벨로 인식하는 전압 기준은 논리 게이트 마다 다르다. 2. 잡음 여유도 (Noise Margin)위 논리 레벨의 전압 기준을 보면 출력 전압과 입력 전압..